Verilog »y ªk ªº Constraints
¡@
¡@
PIN ASSIGN |
|
¡@ ¡@ ¡@ |
¡@ ¡iTQFP¡j
¡@ input in5
/*synthesis loc="P5"*/; input in8
/*synthesis loc="P8"*/; input in10
/*synthesis loc="P10"*/; output [11:13] o
/*synthesis loc="P11P12P13"*/;
¡iBGA¡j input DoReMi /*synthesis loc="P5"*/; ¡@ ¡m BUS ¡n input DoReMi /*synthesis loc="PN5"*/; ¡@ |
¡@ |
¡@
IO Types For I/O Pins |
|
¡@ ¡@ ¡@ |
¡@ input [1:0] DoReMi /* synthesis IO_TYPES="PCI,NONE,PCI,NONE"*/; ¡@ output [4:0] FaLaSo /* synthesis IO_TYPES="PCI,-,PCI,-,PCI,-,PCI,-,PCI,-"*/; |
¡@ |
¡@
Pin PULL Control |
|
¡@ ¡@ ¡@ |
¡@ input
Me /* synthesis
PULL="UP" */; ¡@ |
¡@ |
¡@