○

○ ○ ○ ○ ○ ○ 　 ○ 　 　 ○

○ ○ ○ 　 　 ○ ○ ○ 如果每一個BANK的I/O使用率過高，對FPGA有什麼影響？ 　 §====================================§ 理論上要沒什麼影響才對..不然何必定些IO 可是實際上如果都把整個BANK當ouput的話..那就要考量Ground or power bounce的的,簡單講就是訊號會不穩定造成錯誤. 詳情可以參照.. 【ds529 page-36】May/03/2008 http://www.xilinx.com/support/documentation/data_sheets/ds529.pdf §===================================§ by 不負責任的FAE????? 　 ○ ○ Xilimx ISE 真的好慢..有辦法加快嗎??? 　 §====================================§ 這個問題.....跟感覺有關,所以我有幾個建議 『積極的作法』: 花多點錢買好一點的電腦,如工作站之類的...\^_^)v 『消極的作法』:就給他慢慢跑 ,反正時ISE就這麼慢.不要理它,往好的方向想,可以喝杯咖啡或茶 >_< 『極端的作法』:聽說A廠牌的工具還不�ｮ...!_! 『變通的作法』:裝一台Lunix的電腦,效果有明顯的改善..但這好像有版本限制RHEL WS4... 『駝鳥心態的作法』:利用tcl的指令來作.不用打開ISE,所以就看不見它在慢慢跑的樣子..哈. 『耍狠的作法』:CALL 代理商的FAE或xilinx原廠的人...然後.....嘿嘿. §===================================§ 　by 不負責任的FAE????? 　 　 　 　 　 　 ○ 　 　 ○